PAT-NO:

JP411096765A

DOCUMENT-IDENTIFIER: JP 11096765 A

TITLE:

SEMICONDUCTOR MEMORY

PUBN-DATE:

April 9, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

MORIKAWA, KOICHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP09256691

APPL-DATE:

September 22, 1997

INT-CL (IPC): G11C011/41

### ABSTRACT:

PROBLEM TO BE SOLVED: To prevent a malfunction in an 8W1R multi-port memory by reducing a skew of a timing clock.

SOLUTION: The 8W1R multi-port memory as this device is constituted so as to be provided with a phase-locked loop circuit 110 generating an internal clock, a timing generator 107 generating the timing clock \$, by using the internal clock, the timing generator 109 generating the timing clock \$, by using the internal clock, a read address generator 103 outputting a read address according to the timing clock Φ3, and a latch circuit 104b for read address latching the read address according to the timing clock Φ3 In such a case, a wiring length between the timing generator 109 and the latch circuit 104b for . read address is equalized substantially with the wiring length between the timing generator 107 and the latch circuit 104b for read address.

COPYRIGHT: (C)1999,JPO

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A) (11)特許出願公開番号

特開平11-96765

(43)公開日 平成11年(1999)4月9日

(51) Int.CL<sup>6</sup> G11C 11/41 識別記号

FΙ

G11C 11/34

345

## 審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号

特顧平9-256691

(22)出顧日

平成9年(1997)9月22日

(71)出願人 000000295

种重复工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 森川 剛一

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 大垣 孝

### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【課題】 タイミングクロックのスキューを低減して8 W1Rマルチポートメモリの誤動作を防止する。

【解決手段】 内部クロックを生成するフェイズ・ロッ クド・ループ回路110と、内部クロックを用いてタイ ミングクロックΦ3 を生成するタイミングジェネレータ 107と、内部クロックを用いてタイミングクロックΦ 5 を生成するタイミングジェネレータ109と、タイミ ングクロックΦ3 に従ってリードアドレスを出力するリ ードアドレスジェネレータ103と、タイミングクロッ **クΦ5** に従ってリードアドレスをラッチするリードアド レス用ラッチ回路104bとを備えた8W1Rマルチボ ートメモリにおいて、タイミングジェネレータ109と リードアドレス用ラッチ回路104bとの配線長が、タ イミングジェネレータ107とリードアドレス用ラッチ 回路104bとの配線長に、実質的に等しい。



101 :多重回路形成領域 102 : ライトアドレスジュネレータ形成領域

102a: ラッチ形成領域

103 :リードアドレスジェネレータ飛途衛途

103a; ラッチ形成領域

104 :メモリコア形成領域

104a104b:ラッチ形成領域

104c:メモリセルアレイ形成領域 109 :クロック生成回路形成領域

105~109 110 : PLL 网络形成领域

第1の実施の系数の構成器

10

#### 【特許請求の範囲】

【請求項1】 内部クロックを生成するフェイズ・ロックド・ループ回路と、前記内部クロックを用いて第1のタイミングクロックを生成する第1のタイミングジェネレータと、前記内部クロックを用いて第2のタイミングクロックを生成する第2のタイミングジェネレータと、前記第1のタイミングクロックに従って信号を出力する信号出力回路と、前記第2のタイミングクロックに従って前記信号をラッチするラッチ回路とを備えた半導体記憶装置において、

前記第2のタイミングジェネレータと前記ラッチ回路と の配線長が、前記第1のタイミングジェネレータと前記 信号出力回路との配線長に、実質的に等しいことを特徴 とする半導体記憶装置。

【請求項2】 前記信号出力回路がリードアドレス信号を生成して出力するリードアドレスジェネレータであり、且つ、前記ラッチ回路が前記メモリコア内に設けられたリードアドレス用ラッチ回路であることを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記信号出力回路がライトアドレス信号 20 を生成して出力するライトアドレスジェネレータであり、且つ、前記ラッチ回路が前記メモリコア内に設けられたライトアドレス用ラッチ回路であることを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記信号出力回路が書込要求信号を多重 化する書込要求信号多重回路であり、且つ、前記ラッチ 回路がライトアドレスジェネレータ内に設けられた書込 要求信号用ラッチ回路であることを特徴とする請求項1 に記載の半導体記憶装置。

【請求項5】 前記信号出力回路が書込要求信号を多重 30 化する書込要求信号多重回路であり、且つ、前記ラッチ 回路がメモリコア内に設けられた書込要求信号用ラッチ 回路であることを特徴とする請求項1に記載の半導体記 憶装置。

【請求項6】 前記信号出力回路が入力データ信号を多 重化する入力データ信号多重回路であり、且つ、前記ラッチ回路がメモリコア内に設けられた入力データ信号用 ラッチ回路であることを特徴とする請求項1に記載の半 導体記憶装置。

【請求項7】 フェイズ・ロックド・ループ回路と前記 40 第2のタイミングジェネレータとの配線長が、このフェイズ・ロックド・ループ回路と前記第1のタイミングジェネレータとの配線長に、実質的に等しいことを特徴とする請求項1~6のいずれかに記載の半導体記憶装置。 【請求項8】 マトリクス状に配置されたメモリセルを有するメモリセルアレイと、このメモリセルに接続されたビット線の電位を増幅するセンスアンプと、前記メモリセルアレイに供給するビット線電位を決定するための第3のタイミングクロックを生成する第3のタイミングジェネレータと 前記センスアンプを動作させるための 50 2 第4のタイミングクロックを生成する第4のタイミング ジェネレータとを備えた半導体記憶装置において、

前記第3のタイミングクロックの信号値と前記第4のタイミングクロックの反転信号値との論理積を前記ビット 線電位として前記メモリセルアレイに供給するビット線 電位生成回路をさらに備えたことを特徴とする半導体記 憶装置。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置 に関するものであり、より詳細には、タイミングクロッ クのスキューに起因する誤動作を防止するための手段を 有する半導体記憶装置に関するものである。

#### [0002]

【従来の技術】従来の半導体記憶装置について、例えば 出力バッファ型ATM(AsynchronousTransfer Mode)ス イッチのバッファメモリ等として使用される、8W1R マルチポートメモリを例にとって説明する。

【0003】8W1Rマルチボートメモリは、PLL搭 助 載メモリの一種である。すなわち、この8W1Rマルチ ボートメモリでは、PLL(Phase-Locked Loop) 回路で 内部クロックが生成され、さらに、タイミングジェネレ ータで内部クロックから複数種類のタイミングクロック が生成されて、これらのタイミングクロックによりメモ リセルアレイや各周辺回路等が駆動される。

#### [0004]

【発明が解決しようとする課題】以下、従来の8W1R マルチポートメモリの構成例について、図6~図9を用 いて説明する。

0 【0005】図6は、従来の8W1Rマルチボートメモリの構成を概略的に示すブロック図である。

【0006】同図において、入力データ信号多重回路601,602は、4個の入力ボートと1個の出力ボートとを備えている。各ボートは、それぞれ、各 n ビット(例えば n = 54)のデータWDIO~WDI7を入力し、或いは、各 n ビットのデータWDO,WD1を出力する。これら入力データ信号多重回路601,602の入力タイミングおよび出力タイミングは、タイミングクロックΦ1によって与えられる。

10 【0007】一方、書込要求信号多重回路603,60 4は、4個の入力ポートと1個の出力ポートとを備えて おり、各ポートはそれぞれ1ビットのデータを入力或い は出力する。これら書込要求信号多重回路603,60 4の各ポートの入力タイミングおよび出力タイミング も、タイミングクロックΦ1 によって与えられる。 【0008】ライトアドレスジェネレータ605は、タ

イミングクロックΦ2 に従って書込要求信号多重回路6 03,604の出力信号を入力し、かかる信号を入力するたびに内部のアップカウンタ(図示せず)を「1」ず

ジェネレータと、前記センスアンプを動作させるための 50 つカウントアップして、この計数値をライトアドレス信

20

号WAとして出力する。また、このアップカウンタは、 外部から入力されるリセット信号RSTによってリセッ トされる.

【0009】リードアドレスジェネレータ606は、タ イミングクロックΦ3 を入力するたびに内部のアップカ ウンタ (図示せず) の計数値を「1」ずつカウントアッ プし、この計数値をリードアドレス信号RAとして出力 する。また、このアップカウンタは、上述のリセット信 号RSTによってリセットされる。

【0010】メモリコア607は、入力データ信号多重 10 回路601,602が出力した入力データWD1、WD 0、書込要求信号多重回路603,604が出力した書 込要求信号WEO, WE1、および、ライトアドレスジ ェネレータ605が出力したmビットのライトアドレス 信号WAを、それぞれ、タイミングクロックΦ。に従っ て入力し、入力データWDO, WD1をメモリセルアレ イ(図示せず)に記憶する。また、リードアドレスジェ ネレータ606が出力したmビットのリードアドレス信 号RAをタイミングクロックΦ5 に従って入力して、メ モリセルアレイの記憶データRDOを出力する。

【0011】タイミングジェネレータ608は、PLL 回路609から入力された内部クロックを用いて、上述 のタイミングクロック $\Phi_1 \sim \Phi_5$  を生成する。ここで、 各タイミングクロックΦ1 ~Φ5 は、タイミングジェネ レータ608内の別個の回路(図示せず)でそれぞれ独 立に生成される。

【0012】PLL回路609は、外部から入力された クロック信号CLKを用いて内部クロックを生成する。 【0013】図7は、図6に示した8W1Rマルチポー トメモリを半導体チップに搭載するときのレイアウトを 30 示す概念図である。

【0014】同図において、多重回路形成領域701に は、入力データ信号多重回路601、602および書込 要求信号多重回路603,604が形成されている。ま た、ライトアドレスジェネレータ形成領域702、リー ドアドレスジェネレータ形成領域703、メモリコア形 成領域704、タイミングジェネレータ形成領域705 およびPLL形成領域706には、それぞれ、ライトア ドレスジェネレータ605、リードアドレスジェネレー タ606、メモリコア607、タイミングジェネレータ 608およびPLL回路609が形成されている。

【0015】図8は、かかる8W1Rマルチポートメモ リの書き込み動作を説明するためのタイミングチャート である。

【0016】同図に示したように、PLL回路609お よびタイミングジェネレータ608によってクロック信 号CLKからタイミングクロックΦι が生成される。そ して、このタイミングクロックΦ1 に従って、nビット 入力データWDI7, WDI5, WD·I3, WDI1は

ータWDI6, WDI4, WDI2, WDI0は入力デ ータ信号多重回路602により、また、書込要求信号W EI7, WEI5, WEI3, WEI1は書込要求信号 多重回路603により、書込要求信号WEI6, WEI 4, WEI2, WEI0は書込要求信号多重回路604 により、それぞれ四多重される。すなわち、これらの各 信号WDI7~WDI0, WEI7~WEI0の入力周 波数を f とすると、入力データ信号多重回路 601, 6 02および書込要求信号多重回路603,604は、周 波数fの4パラレル信号を周波数4fの1シリアル信号 に時分割多重することになる。

【0017】そして、各信号WDI7~WDI0、WE I 7~WE I Oがメモリコア607に入力され、また、 これと同時に、書込要求信号WEI7~WEI0がライ トアドレスジェネレータ605に入力される。そして、 ライトアドレスジェネレータ605で生成されたライト アドレス信号WA(O)~WA(m)が順次メモリコア 607に入力されると、このメモリコア607内のメモ リセルアレイ (図示せず) に入力データWD I 7~WD I Oが順次書き込まれる。なお、このとき、ライトアド レスジェネレータ605から出力されるライトアドレス 信号WA(O)~WA(m)は、内部ボートWE1,W EO共に書き込み要求がない場合をのぞいて、常にシー ケンシャルアドレスである。

【0018】図9は、図6および図7に示した8W1R マルチポートメモリの読み出し動作を説明するためのタ イミングチャートである。

【0019】同図に示したように、PLL回路609お よびタイミングジェネレータ608によってクロック信 号CLKからタイミングクロックΦ3 が生成される。そ して、このタイミングクロックΦ3 に従ってリードアド レスジェネレータ606が、周波数fのシーケンシャル アドレスとしてのリードアドレス信号RA(0)~RA (m)を順次生成する。メモリコア607は、これらの リードアドレス信号RA(0)~RA(m)を順次入力 し、内部のメモリセルアレイ (図示せず) に格納された データRDO(0)~RDO(m)を順次出力する。こ こで、内部ポートWD Oから書き込まれたデータの読み 出し要求と内部ボートWD1で書き込まれたデータの読 み出し要求とが共にあったときは、リードアドレス信号 を一時的にホールドして、WD1、WD0の順に読み出 し動作を行う。

【0020】このように、図6および図7に示した8W 1Rマルチポートメモリでは、メモリコア607として はバリビットを付加したバッファ容量の疑似2W1Rマ ルチポートメモリを用い、2個の入力データ信号多重回 路601,602を用いて書き込みデータを四多重する ことにより、8W1Rマルチボートメモリを構成し、最 大8ポートの同時書き込みを実現している。また、PL 入力データ信号多重回路601により、nビット入力デ 50 L回路609を用いて内部クロックを生成することによ

5

り、高速クロックによる動作制御を行っている。

【0021】しかしながら、図6および図7に示した8W1Rマルチボートメモリでは、タイミングジェネレータ608で生成される各タイミングクロックΦ1~Φ5にスキューが発生して、内部信号に対する各タイミングクロックΦ1~Φ5のタイミングマージンが小さくなってしまうことや、各タイミングクロックΦ1~Φ5間の重なりが発生してしまうことにより、メモリコア607が誤動作を起こしやすいという欠点があった。

【0022】なお、このような欠点は、図6および図7 に示したような8W1Rマルチポートメモリに限られる ものではなく、PLL回路等を搭載した高速の半導体記 憶装置であれば生じ得るものである。

#### [0023]

### 【課題を解決するための手段】

(1)第1の発明に係る半導体記憶装置は、内部クロックを生成するフェイズ・ロックド・ループ回路と、内部クロックを用いて第1のタイミングクロックを生成する第1のタイミングジェネレータと、内部クロックを用いて第2のタイミングクロックを生成する第2のタイミングクロックを生成する第2のタイミングクロックに従って信号を出力する信号出力回路と、第2のタイミングクロックに従って信号をラッチするラッチ回路とを備えた半導体記憶装置に関するものである。

【0024】そして、第2のタイミングジェネレータと ラッチ回路との配線長が、第1のタイミングジェネレー タと信号出力回路との配線長に、実質的に等しいことを 特徴とする。

【0025】このような構成によれば、第1のタイミングクロックと第2のタイミングクロックと生じるスキュ 30 一を低減することができるので、半導体記憶装置の誤動作を防止できる。

【0026】(2)第2の発明に係る半導体記憶装置は、マトリクス状に配置されたメモリセルを有するメモリセルアレイと、このメモリセルアレイのビット線から取り込んだ読出データを外部に出力するセンスアンアと、メモリセルアレイに供給するビット線電位を決定するための第5のタイミングクロックを生成する第5のタイミングジェネレータと、センスアンプを動作させるための第6のタイミングクロックを生成する第6のタイミングジェネレータとを備えた半導体記憶装置に関するものである。

【0027】そして、第5のタイミングクロックの信号値と第6のタイミングクロックの反転信号値との論理積をビット線電位としてメモリセルアレイに供給するビット線電位生成部をさらに備えたことを特徴とする。

【0028】このような構成によれば、第5のタイミングクロックと第6のタイミングクロックとに生じるスキューに起因した半導体記憶装置の誤動作を防止できる。 【0029】 【発明の実施の形態】以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に機略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎないことを理解されたい。

#### 【0030】第1の実施の形態

以下、第1の発明に係る半導体記憶装置の実施の形態について、8W1Rマルチポートメモリを例に採り、図110 および図2を用いて説明する。

【0031】ここで、この実施の形態では、8W1Rマルチボートメモリの電子回路的な構成は従来の場合(図6参照)と同様とし、レイアウトのみが従来の場合(図7参照)と異なる。

【0032】図1は、この実施の形態に係る8W1Rマルチポートメモリを半導体チップに搭載するときのレイアウトを示す概念図である。

【0033】同図において、多重回路形成領域101に は、入力データ信号多重回路601,602および書込 ) 要求信号多重回路603,604が形成されている。

【0034】また、ライトアドレスジェネレータ形成領域102には、ライトアドレスジェネレータ605が形成される。また、このライトアドレスジェネレータ形成領域102aには、書込要求信号用ラッチ回路(図6では図示せず)が形成される。【0035】リードアドレスジェネレータ形成領域103には、リードアドレスジェネレータ606が形成される。また、このリードアドレスジェネレータ形成領域103内のラッチ形成領域103aには、書込要求信号用ラッチ回路(図6では図示せず)が形成される。

【0036】メモリコア形成領域104には、メモリコア607が形成される。また、このメモリコア形成領域104内のラッチ形成領域104aにはライトアドレス用ラッチ回路(図6では図示せず)が、ラッチ形成領域104bにはリードアドレス用ラッチ回路(図6では図示せず)が、メモリセルアレイ形成領域104cにはメモリセルアレイ(図6では図示せず)が、それぞれ形成される。

【0037】この実施の形態では、タイミングジェネレ 0 ータ608を、各クロック生成回路ごとに分割して配置している。すなわち、図1に示したように、タイミングクロックΦ1 を生成するためのクロック生成回路(図6では図示せず)はクロック生成回路形成領域105に、タイミングクロックΦ2 を生成するためのクロック生成回路(図6では図示せず)はクロック生成回路形成領域106に、タイミングクロックΦ3 を生成するためのクロック生成回路形成領域107に、タイミングクロックΦ4 を生成するためのクロック生成回路(図6では図示せず)はクロック生成回路形成領域107に、タイミングクロックΦ4 を生成するためのクロック生成回路(図6では図示せず)はクロックΦ4 を生成するためのクロック生成回路(図6では図示せず)はクロックΦ

5 を生成するためのクロック生成回路 (図6では図示せ ず)はクロック生成回路形成領域109に、それぞれ形 成される。また、クロック生成回路形成領域105は多 重回路形成領域101の近傍に、クロック生成回路形成 領域106はライトアドレスジェネレータ形成領域10 2の近傍に、クロック生成回路形成領域107はリード アドレスジェネレータ形成領域103の近傍に、クロッ ク生成回路形成領域108はラッチ形成領域104aの 近傍に、クロック生成回路形成領域109はラッチ形成 領域1046の近傍に、それぞれ配置されている。そし て、クロック生成回路形成領域105と多重回路形成領 域101との間の配線長、クロック生成回路形成領域1 06とライトアドレスジェネレータ形成領域102との 間の配線長、クロック生成回路形成領域107とリード アドレスジェネレータ形成領域103との間の配線長、 クロック生成回路形成領域108とラッチ形成領域10 4aとの間の配線長、クロック生成回路形成領域109 とラッチ形成領域104bとの間の配線長は、それぞ れ、実質的に等しく形成されている。

【0038】PLL回路形成領域110には、PLL回 20路609が形成される。そして、このPLL回路形成領域110と各クロック生成回路形成領域105~109との間の配線長は、それぞれ、実質的に等しく形成されている。

【0039】図2は、図1および図6に示した8W1R マルチボートメモリの読み出し動作を説明するためのタ イミングチャートである。

【0040】同図に示したように、リードアドレスジェネレータ606は、タイミングジェネレータ608(クロック生成回路形成領域107)から、タイミングクロ 30ックΦ3 を入力する。そして、このタイミングクロックΦ3 の立ち上がりタイミングで、リードアドレス信号RA(0)~RA(m)を順次出力する。

【0041】また、メモリコア607内のリードアドレス用ラッチ回路(ラッチ形成領域104b)は、タイミングジェネレータ608(クロック生成回路形成領域109)から、タイミングクロック $\Phi_5$ を入力する。そして、このタイミングクロック $\Phi_5$ の立ち上がりタイミングで、リードアドレス信号RA(0)~RA(m)を順次ラッチする。

【0042】ここで、図2に点線で示したように、例えばタイミングクロック $\Phi_5$  にスキューが発生して立ち上がりタイミングがずれた場合には、リードアドレス用ラッチ回路(ラッチ形成領域104b)のホールドタイムのタイミングマージンが $\Delta t_1$  に減少するため、メモリコアが誤動作しやすくなる。

【0043】これに対して、この実施の形態に係る8W B<sub>a-1</sub> には、反転バッファ302 1Rマルチボートメモリでは、クロック生成回路形成領 クロックΦ。が供給される。そし 域107とリードアドレスジェネレータ形成領域103 ロックΦ。によって、ビット線E との間の配線長は、クロック生成回路形成領域109と 50 /B<sub>a-1</sub> がアリチャージされる。

ラッチ形成領域104bとの間の配線長に、実質的に等しくなるように形成されている。さらに、PLL回路形成領域110と各クロック生成回路形成領域107,109との間の配線長も、実質的に等しくなるように形成されている。従って、タイミングクロックΦ3,Φ5には、実質的にスキューが生じない。このため、リードアドレス用ラッチ回路(ラッチ形成領域104b)のホールドタイムのタイミングマージンΔto(図2参照)を十分に確保することができるので、メモリコアの誤動作を防止することができる。

8

【0044】また、これと同様にして、タイミングクロックΦ1,Φ2,Φ4のスキューも実質的に排除することができるので、メモリコア607がライトアドレス信号、書込要求信号或いは入力データ信号を入力するときの誤動作や、ライトアドレスジェネレータ605が書込要求信号を入力するときの誤動作も防止することができる。

【0045】このように、この実施の形態に係る半導体記憶装置によれば、タイミングクロックΦ1~Φ5 に生じるスキューを低減して誤動作を防止することができる。この発明の発明者の試作によれば、従来はスキューの最大値が581 [ps]であったのに対し、この実施の形態では470 [ps]となり、約19%の改善を図ることができた。

#### 【0046】第2の実施の形態

次に、第2の発明に係る半導体記憶装置の実施の形態について、8W1Rマルチポートメモリを例に採り、図3~図5を用いて説明する。

【0047】なお、この実施の形態に係る8W1Rマル ) チポートメモリの全体構成は図6とほぼ同様であるの で、説明を省略する。

【0048】図3は、図6に示したメモリコア607内 部に形成されたメモリセルアレイの構成を概略的に示す 回路図である。

【0049】同図に示したように、メモリセルアレイ300は、マトリクス状に配列されたメモリセル301を有しており、各メモリセルはワード線 $W_0 \sim W_{n-1}$  およびビット線 $B_0 \sim B_{n-1}$  、 $/B_0 \sim /B_{n-1}$  に接続されている。

40 【0050】各ワード線W₀ ~W₀-1 には、リードアドレス信レス用ラッチ回路(図示せず)から、リードアドレス信号RA(0)~RA(m)が供給される。

【0051】センスアンプ303は、タイミングクロック $\Phi$ 。によって活性化され、ビット線 $B_0 \sim B_{n-1}$ ,/ $B_0 \sim /B_{n-1}$ 上の信号を出力する。

【0052】また、ビット線 $B_0 \sim B_{n-1}$  ,  $/B_0 \sim /$   $B_{n-1}$  には、反転バッファ302を介して、タイミングクロック $\Phi_0$  が供給される。そして、このタイミングクロック $\Phi_0$  によって、ビット線 $B_0 \sim B_{n-1}$  ,  $/B_0 \sim /$   $B_{n-1}$  ,  $/B_0 \sim /$   $A_{n-1}$  ,  $/B_0 \sim /$ 

【0053】ここで、これらのタイミングクロック Φ , Φ , は、図示しないクロック生成回路によって生 成される。

【0054】図4は、かかるクロック生成回路の内部構 成を示す回路図である。

【0055】同図に示したように、タイミングクロック Φ としては、タイミングジェネレータ608から入力 されたタイミングクロックΦιがそのまま使用される。 また、タイミングクロックΦn としては、論理ゲート4 01の出力信号が使用される。

【0056】ここで、論理ゲート401には、タイミン グクロック $\Phi_{\rm H}$  ,  $\Phi_{\rm N}$  が入力される。そして、タイミン グクロックΦn の反転値とタイミングクロックΦn との **論理積を、タイミングクロックΦn として出力する。** 

【0057】 図5は、図3に示したメモリセルアレイ3 00の読み出し動作を説明するためのタイミングチャー トである。

【0058】同図に実線で示したように、タイミングク ロックΦ。がハイレベルになると、センスアンプ303 が活性化されて、RDO(j)(j=0, ···m)が 20 出力される。そして、タイミングクロックΦ がローレ ベルになった後で、タイミングクロックΦ。がハイレベ ルとなって、ビット線Bo ~Ba-1 , /Bo~/Ba-1が プリチャージされる。

【0059】ここで、同図に点線Aで示したように、ス キューによって、タイミングクロックΦa がローレベル になる前にタイミングクロックΦn がハイレベルになっ た場合、センスアンプ303の動作が終了する前にビッ ト線 $B_0 \sim B_{n-1}$ ,  $/B_0 \sim /B_{n-1}$ がプリチャージされ てしまい、正確な読み出しを行うことができない(点線 30 B参照)。

【0060】これに対して、この実施の形態では、クロ ック生成回路 (図4参照) を設けて、タイミングクロッ クΦα がハイレベルの場合はタイミングクロックΦα が ハイレベルに立ち上がらないようにしたので、両クロッ 0からの正確な読み出しを行うことができる。

【0061】また、これと同様にして、8W1Rマルチ ポートメモリ内の他の部分についても、タイミングクロ ックのスキューに起因したクロックの重なり合いによる 40 110 PLL回路形成領域 誤動作を防止することができる。

【0062】このように、この実施の形態に係る8W1 Rマルチポートメモリによれば、タイミングクロックΦ n , Φn に生じるスキューの影響を排除して誤動作を防 止することができる。

10

[0063]

【発明の効果】以上詳細に説明したように、この発明に よれば、タイミングクロックのスキューの影響を排除し て誤動作を防止することが可能な半導体記憶装置を提供 することができる。

#### 10 【図面の簡単な説明】

【図1】第1の実施の形態に係る半導体記憶装置を半導 体チップに搭載するときのレイアウトを示す概念図であ

【図2】第1の実施の形態に係る半導体記憶装置の読み 出し動作を説明するためのタイミングチャートである。 【図3】第2の実施の形態に係る半導体記憶装置のメモ リセルアレイの構成を機略的に示す回路図。

【図4】第2の実施の形態に係るクロック生成回路の内 部構成を示す回路図である。

【図5】図3に示したメモリセルアレイの読み出し動作 を説明するためのタイミングチャートである。

【図6】従来の半導体記憶装置の構成を概略的に示すブ ロック図である。

【図7】図6に示した半導体記憶装置を半導体チップに 搭載するときのレイアウトを示す概念図である。

【図8】図6に示した半導体記憶装置の書き込み動作を 説明するためのタイミングチャートである。

【図9】図6に示した半導体記憶装置の読み出し動作を 説明するためのタイミングチャートである。

#### 【符号の説明】

101 多重回路形成領域

102 ライトアドレスジェネレータ形成領域

102a ラッチ形成領域

103 リードアドレスジェネレータ形成領域

103a ラッチ形成領域


104 メモリコア形成領域

104a, 104b ラッチ形成領域


104c メモリセルアレイ形成領域


105~109 クロック生成回路形成領域


### 【図4】




第2の事故の影弦の構成類(その2)







従来技術の書き込み動作説明図



従来技術の読み出し動作説明図